芯片制程的纳米(nm)到底意味着什么?

芯片 · 2026-08-04 19:45 · 更新于 2026-08-09 00:52 作者：林深 💬 2 条评论

一句话结论: 芯片制程里的"纳米(nm)"早已不等于晶体管的真实物理尺寸。它最初指晶体管栅极长度,如今更多是各家代工厂对"工艺代际"的营销命名——数字越小代表更先进的一代,但不同厂商的同名节点并不完全可比。

芯片制程节点演进示意:28nm、7nm、3nm 的相对代际关系 — 制程节点越小代表更先进的一代,但 nm 数已非真实物理尺寸

"纳米"以前和现在的含义变了吗?

变了。在早期,制程数字大致对应晶体管栅极长度这一真实尺寸;进入 FinFET、GAA 等新结构后,这种直接对应关系断裂,数字更多成为"比上一代更先进"的代际标签。所以你会看到"3nm"并不意味着芯片里真有 3 纳米的部件。

制程越小就一定越好吗?

方向上更先进,但不是唯一标准。更先进制程通常带来:

更高晶体管密度 → 同面积塞下更多电路。
更好的能效 → 同样性能更省电,或同功耗更快。

但代价是研发与流片成本大幅上升、良率与产能爬坡困难。对很多产品(如车规、工控、家电),成熟制程反而更划算、更可靠。

主流制程节点一览

节点	大致定位	典型用途
28nm 及以上	成熟制程	MCU、电源、车规、家电
14/7nm	主流高性能	中高端手机、PC、部分 AI
5/3nm	先进制程	旗舰手机 SoC、高端 AI 芯片

常见误区

❌ "3nm 就是有 3 纳米的零件" → nm 已是代际命名,非真实尺寸。
❌ "制程越小手机就一定越好" → 还要看架构、散热、软件优化的综合表现。
❌ "不同厂商的 5nm 完全一样" → 命名口径不同,不能简单对比。

先进封装(Chiplet)是什么?为什么越来越重要?

当单纯靠缩小制程变得越来越贵、越来越难时,业界转向先进封装:把多个较小的芯片单元(Chiplet)像"搭积木"一样组合封装在一起,而不是做成一整颗大芯片。这样可以按需搭配不同功能与不同制程的单元,提高良率、降低成本,成为在制程放缓后延续整体性能提升的重要路径之一。

成熟制程为什么依然重要?

并非所有芯片都需要最先进制程。电源管理、微控制器(MCU)、车规、工业控制等对可靠性、成本与长期供货更敏感的芯片,大量使用成熟制程。它们产量大、需求稳定、验证充分,是整个电子产业不可或缺的基石。因此"更先进"与"更合适"往往并不是同一件事。

GAA(全环绕栅极)晶体管是什么?

随着制程推进,晶体管的结构也在不断演进:从早期的平面结构,到 FinFET(鳍式场效应晶体管),再到更先进的 GAA(Gate-All-Around,全环绕栅极)。GAA 让栅极从四面完整包裹住沟道,能更精细地控制电流、抑制漏电,从而在更小尺寸下维持良好的性能与能效,是 3nm 及更先进节点延续演进的关键结构之一。这也说明:先进制程的进步,靠的不只是把数字做小,更是背后晶体管结构与材料的持续创新。

什么是 EUV 光刻?为什么它是先进制程的关键?

EUV(极紫外光刻,Extreme Ultraviolet Lithography)是制造 7nm 及以下先进制程的核心设备技术。它使用波长仅约 13.5nm 的极紫外光,能在硅晶圆(wafer)上刻画出更精细的电路图案。相比传统的 DUV(深紫外)光刻,EUV 能用更少的曝光步骤实现更高精度。但 EUV 设备极其昂贵复杂,目前全球高端 EUV 光刻机主要由荷兰的 ASML 供应,这也是先进制程门槛高、产业集中度高的重要原因之一。

主流代工厂和制程节点有哪些?

目前全球先进制程主要集中在少数几家代工厂:台积电(TSMC)、三星(Samsung)与英特尔(Intel)。它们的节点命名各有体系,例如台积电有 N7、N5、N3(大致对应 7nm、5nm、3nm 一代代演进),三星有 5LPE、3GAE 等,英特尔则改用 Intel 7、Intel 4、Intel 3、Intel 20A 等新命名。这也再次印证前面所说:不同厂商的同名节点(如各家的 5nm)并不能简单等同,因为命名口径与实际参数并不一致。选择代工厂与节点时,往往还要综合考虑产能、良率(yield)、成本与供货稳定性。